Advanced
DC offset Compensation Algorithm with Fast Response to the Grid Voltage in Single-phase Grid-connected Inverter
DC offset Compensation Algorithm with Fast Response to the Grid Voltage in Single-phase Grid-connected Inverter
The Transactions of The Korean Institute of Electrical Engineers. 2015. Jul, 64(7): 1005-1011
Copyright © 2015, The Korean Institute of Electrical Engineers
This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0/)which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
  • Received : February 02, 2015
  • Accepted : June 27, 2015
  • Published : July 01, 2015
Download
PDF
e-PUB
PubReader
PPT
Export by style
Article
Author
Metrics
Cited by
TagCloud
About the Authors
동엽 한
Dept. of Space Survey Information Technology, Ajou University, Korea
진혁 박
Dept. of Electrical and Electronic Engineering, Ajou University, Korea
교범 이
Corresponding Author : Dept. of Electrical and Electronic Engineering, Ajou University, Korea E-mail:kyl@ajou.ac.kr

Abstract
This paper proposes the DC offset compensation algorithm with fast response to the sensed grid voltage in the single-phase grid connected inverter. If the sensor of the grid voltage has problems, the DC offset of the grid voltage can be generated. This error must be resolved because the DC offset can generate the estimated grid frequency error of the phase-locked loop (PLL). In conventional algorithm to compensate the DC offset, the DC offset is estimated by integrating the synchronous reference frame d-axis voltage during one period of the grid voltage. The conventional algorithm has a drawback that is a slow dynamic response because monitoring the one period of the grid voltage is required. the proposed algorithm has fast dynamic response because the DC offset is consecutively estimated by transforming the d-axis voltage to synchronous reference frame without monitoring one cycle time of the grid voltage. The proposed algorithm is verified from PSIM simulation and the experiment.
Keywords
1. 서 론
최근 화석연료의 고갈과 환경오염 문제를 해결하기 위해 대체 에너지에 대한 관심이 높아지고 있다 [1 - 3] . 특히 가정용 소용량 태양광발전에 대한 연구가 활발히 이루어지고 있다. 이러한 소용량 태양광 시스템에는 단상인버터가 주로 사용된다 [4 - 5] . 계통 연계형 인버터에서 Phase Locked Loop (PLL)은 시스템의 안정도와 신뢰도를 높이기 위한 중요한 요소이다 [6] .
계통 전압 센서의 이상 및 A/D 컨버터에 DC 오프셋이 내재되어 있다면 측정된 계통전압에 DC 오프셋이 포함될 수 있고, PLL에 의한 계통각 추정에 왜곡을 일으킬 수 있다. 동기좌표계 d축 전압에 저역통과필터를 추가하여 DC 오프셋의 저감이 가능하지만 DC 오프셋에 의한 맥동 성분의 주파수는 매우 낮기 때문에 저역통과필터를 통한 DC 오프셋 제거는 전체 시스템의 동특성을 떨어뜨린다 [7] . 이를 해결하기 위해 기존의 DC 오프셋 저감 알고리즘은
PPT Slide
Lager Image
을 계통 주파수 한주기 동안 적분하여 DC 오프셋을 추정하였다. 하지만 한번 DC 오프셋을 추정하고 다음 DC 오프셋 추정값이 반영되기까지 계통 주파수 한주기의 시간이 필요하기 때문에 동특성이 떨어지는 단점이 있다 [8] . 제안하는 DC 오프셋 저감 알고리즘은 계통전압에 DC 오프셋이 존재할 때,
PPT Slide
Lager Image
에 DC 오프셋성분이 포함되는 것을 이용하여 좌표변환을 통해 순시적으로 DC 오프셋을 추정한다. 따라서 제안하는 알고리즘은 계통 주파수 한주기를 관측할 필요 없이 계속해서 DC 오프셋의 추정이 가능하기 때문에 빠르게 보상할 수 있다.
본 논문은 계통 연계형 단상 인버터에서 계통 전압 센서에 포함되어있는 DC 오프셋을 저감하기 위한 빠른 동특성을 갖는 보상알고리즘을 제안한다. 기존의 DC 오프셋 보상 알고리즘은 DC 오프셋 추정을 위해 계통 주파수 한주기의 시간이 필요하기 때문에 동특성이 떨어진다. 제안하는 DC 오프셋 보상 알고리즘은 좌표변환을 이용해 순시적으로 DC 오프셋을 추정할 수 있기 때문에 빠른 동특성을 갖는다. 시뮬레이션과 실험을 통하여 제안한 알고리즘의 타당성과 기존의 DC 오프셋 저감 알고리즘과 비교 분석하였다.
2. 전체 시스템 구성과 DC 오프셋의 영향
- 2.1 단상 풀브리지 인버터의 구성과 제어
그림 1 에 전체 시스템을 나타내었다. 풀브리지 인버터가 단상 계통 연계형 인버터 토폴로지로 사용되었고, 전류의 스위칭 리플 저감을 위해 L필터를 사용하였다.
PPT Slide
Lager Image
단상 계통 연계형 인버터 전체 시스템 구성 Fig. 1 Total system configuration of the single-phase grid connected inverter
그림 2 는 전체 시스템 제어 블럭도이다. 계통각을 사용하기 위해 PLL을 사용한다. 단상인버터는 직류단 전압과 계통전류를 PI 제어기로 제어한다. 단상 계통 연계형 시스템에서 PI제어기를 사용하기 위해
PPT Slide
Lager Image
,
PPT Slide
Lager Image
이 요구되고, 계통전압을
PPT Slide
Lager Image
,
PPT Slide
Lager Image
로 좌표변환하기위해 가상축이 필요하다. 전역통과필터를 사용해 가상축을 생성하고 이 가상축은 입력된 신호보다 90도 지연된 위상각을 갖는 것이 특징이다. 계통 연계형 단상 인버터에는 두개의 제어회로가 존재한다. 상위제어회로는 직류단 전압 제어기이며, 하위제어회로는 출력 전류 제어기이다. 본 논문에서는
PPT Slide
Lager Image
를 무효전력성분으로 설정하여 이를 0으로 제어하고,
PPT Slide
Lager Image
을 유효전력성분으로 설정하여 직류단 전압을 제어한다. 전류 제어기는 출력 전류 및 역률을 제어한다 [9] .
PPT Slide
Lager Image
단상 계통 연계형 인버터 제어 블럭도 Fig. 2 Control block diagram of single-phase grid-connected inverter
그림 3 은 PLL 제어 블럭도를 나타낸다. 계통전압과 가상축을 좌표변환하여 동기좌표계로 바꾸고,
PPT Slide
Lager Image
을 0으로 제어한다. PI제어기의 입력에
PPT Slide
Lager Image
의 오차를 사용하면 출력은 계통 각주파수 추정값이다. 계통 각주파수 추정값을 다시 적분기의 입력으로 넣으면 출력은 계통각 추정값이다.
PPT Slide
Lager Image
좌표변환을 기반으로 한 단상 PLL 제어 블럭도 Fig. 3 Control block diagram of a single-phase PLL based on coordinate transformation
- 2.2 계통 전압 센서의 스케일링 오차와 DC 오프셋의 영향
단상 계통 연계형 인버터에서 계통 전압을 측정하는 것은 PLL을 하기 위해 반드시 필요하다. 하지만 측정된 계통 전압이 DC 오프셋을 포함하고 있으면, 계통전압과 가상축을 동기좌표계로 변환시켰을 때,
PPT Slide
Lager Image
,
PPT Slide
Lager Image
에 교류성분이 포함된다.
PPT Slide
Lager Image
를 일정하게 제어해야 계통각 추정을 정확하게 할 수 있다. 하지만 DC 오프셋에 의해
PPT Slide
Lager Image
에 교류성분이 추가되면 계통각 추정에 오차가 포함되어 계통각 추정이 왜곡된다.
측정된 계통 전압은 전압을 측정하기 위한 전압센서, 불필요한 노이즈를 제거하기위한 저역통과필터, 측정된 아날로그 값을 디지털 값으로 변환하여 제어하기 위한 A/D 변환과정에 의해서 디지털화 된다. 결과적으로 DC 오프셋과 스케일링 에러는 전압센서에 의한 오차, 아날로그 소자의 비선형적인 특성과 A/D변환과정에 의해 생긴다. 그림 4 는 DC 오프셋의 발생 원인을 나타낸다.
PPT Slide
Lager Image
DC 오프셋의 발생 요소 Fig. 4 Generation factors of DC offset
DC 오프셋에 의한 오차는
PPT Slide
Lager Image
에 정현파성분으로 나타난다.
PPT Slide
Lager Image
에 포함된 DC 오프셋 오차는 계통 주파수와 같은 주파수로 저주파이기 때문에 저역통과필터로 저감하기 어렵다. 저역통과필터의 주파수 대역폭을 더욱 낮게 설정하면 DC 오프셋을 저감시킬 수 있지만 저역통과필터의 낮은 대역폭은 전체 시스템의 동특성을 느리게 만드는 단점이 있다.
DC 오프셋과 스케일링 오차가 없는 계통전압은 아래와 같이 표현할 수 있다.
PPT Slide
Lager Image
Vm 은 계통전압의 크기이고, ωg 는 계통 각주파수이다.
측정된 계통전압은 전압센서 및 A/D 컨버터의 이상으로인해 DC 오프셋과 스케일링 오차를 포함할 수 있다. (1)의 식을 DC 오프셋과 스케일링 오차를 포함한 식으로 나타내면 다음과 같다.
PPT Slide
Lager Image
여기서 식 (2)에서 Δo 는 DC 오프셋의 크기를 나타내고 Δs 은 스케일링 오차의 크기를 나타낸다.
단상 시스템에서 고정좌표계로의 변환을 위해 가상축이 필요하며, 가상축을 포함한 고정좌표계는 다음과 같다
PPT Slide
Lager Image
식 (3)을 사용하여 동기좌표계로 좌표변환 하면 식 (4)와 같다.
PPT Slide
Lager Image
여기서
PPT Slide
Lager Image
는 추정한 계통각이고, θg (= ωgt )는 실제 계통각이다.
식 (4)를 통해 DC 오프셋과 스케일링 오차를 포함한 동기좌표계 전압은 다음과 같다.
PPT Slide
Lager Image
PLL을 통한 계통각 추정이 잘 이루어진다면 추정한 계통각
PPT Slide
Lager Image
과 실제 계통각 θg 이 같다고 가정할 수 있고
PPT Slide
Lager Image
,
PPT Slide
Lager Image
은 식 (7)과 같다.
PPT Slide
Lager Image
PPT Slide
Lager Image
에는 DC 오프셋 성분의 교류전압이 포함되고,
PPT Slide
Lager Image
에는 스케일링 오차성분과 DC 오프셋 성분이 포함된다.
3. 제안하는 계통전압 DC 오프셋 보상 방법
PLL은
PPT Slide
Lager Image
를 이용해 계통각을 추정하는데 계통전압에 DC 오프셋이 생기면 식 (6)처럼
PPT Slide
Lager Image
에 DC 오프셋과 관련된 성분만 남아
PPT Slide
Lager Image
가 정현파가 되기 때문에 정확한 계통각 추정이 어렵다.
기존의 DC 오프셋 보상 방법은 DC 오프셋 성분이 포함된 동기좌표계 d축 전압을 계통 주파수 한주기 동안 적분을 통해 DC 오프셋의 크기를 추정하고, 이를 PI제어기를 통해 보상하는 방법이다. 하지만 DC 오프셋을 추정하기위해 계통 주파수의 한주기 관측이 필요하다. DC 오프셋 추정이 계통 주파수 한주기 후에 결정되기 때문에 동특성이 나쁜 단점이 있다.
제안하는 방법은
PPT Slide
Lager Image
에 DC 오프셋 성분의 정현파로 나타나기 때문에 전역통과필터를 통해 만든 가상축과 동기좌표계로 좌표변환하면, 계통 주파수 한주기를 관측할 필요 없이 순시적인 DC 오프셋 추정이 가능하다. 그림 5 는 제안하는 방법의 블럭도를 나타낸다.
PPT Slide
Lager Image
제안하는 DC 오프셋 전압 보상 블럭도 Fig. 5 Block diagram of the proposed DC offset voltage compensator
식 (6)을 통해
PPT Slide
Lager Image
가 DC 오프셋에 관련된 정현파성분만을 포함하기 때문에, DC 오프셋의 크기는
PPT Slide
Lager Image
을 통해 추정할 수 있다.
PPT Slide
Lager Image
를 식 (7)과 같이 정의한다.
PPT Slide
Lager Image
여기서
PPT Slide
Lager Image
은 DC 오프셋의 오차에 의한 정현파를 나타낸다.
좌표변환하기 위해 두개의 축이 필요하므로
PPT Slide
Lager Image
를 입력으로 받은 전역통과필터를 통해
PPT Slide
Lager Image
보다 90도 지연된 가상축을 생성할 수 있다.
PPT Slide
Lager Image
PPT Slide
Lager Image
를 고정좌표계로 표현하면 다음과 같다.
PPT Slide
Lager Image
식 (8)의
PPT Slide
Lager Image
,
PPT Slide
Lager Image
은 DC 오프셋의 크기를 가진 정현파성분으로만 구성된다. 식 (9)는 식 (8)을 동기좌표계로 좌표변환한 식이다.
PPT Slide
Lager Image
여기서
PPT Slide
Lager Image
는 DC 오프셋에 의한 두개의 정현파성분이 있었지만 동기좌표계로 변환하면
PPT Slide
Lager Image
은 양수의 DC 오프셋의 크기를 나타내고, 마찬가지로
PPT Slide
Lager Image
은 음수의 DC 오프셋의 크기를 나타낸다.
제안한 방법은 좌표변환을 통해 DC 오프셋의 크기를 순시적으로 추정할 수 있기 때문에 계통 주파수 한주기 동안
PPT Slide
Lager Image
을 적분해 DC 오프셋을 추정하는 기존의 DC 오프셋 보상 방법보다 동특성에서 더 뛰어나다.
좌표변환으로 추정한 계통전압센서의 DC 오프셋을 PI제어기를 통해 계통전압센서에 보상해 줌으로 DC 오프셋을 제거할 수 있고, DC 오프셋이 제거되면
PPT Slide
Lager Image
에 맥동성분이 없어지기 때문에 PLL을 통해 정확한 계통각 추정이 가능하다.
4. 시뮬레이션
그림 6 은 계통 연계형 단상 풀브리지 인버터의 시뮬레이션 회로도를 나타낸다. 시뮬레이션은 정격 3kW인버터로 설계하였으며 시뮬레이션 사양은 표 1 과 같다.
PPT Slide
Lager Image
단상 풀브리지 인버터 시뮬레이션 회로도 Fig. 6 Simulation schematic of the single-phase grid-connected inverter
계통 연계형 인버터 시뮬레이션사양Table 1The design specifications of single-phase grid-connected inverter simulation
PPT Slide
Lager Image
계통 연계형 인버터 시뮬레이션사양 Table 1 The design specifications of single-phase grid-connected inverter simulation
그림 7 은 계통전압의 4%의 DC 오프셋을 인가한 시뮬레이션 파형이다. PLL을 통해 계통 주파수를 추정하려면
PPT Slide
Lager Image
에 오차가 없어야 하는데 계통전압의 4% DC 오프셋을 인가하면
PPT Slide
Lager Image
가 일정 크기로 맥동한다.
PPT Slide
Lager Image
가 맥동하기 때문에 PLL을 통한 계통각 추정에 오차가 포함된다. 계통 주파수도
PPT Slide
Lager Image
와 같은 주파수로 맥동하며 그 크기는 약 ±1Hz이다.
PPT Slide
Lager Image
계통 전압의 4% DC 오프셋을 인가한 파형 Fig. 7 Waveform after injecting the DC offset(4%) of the grid voltage
그림 8 은 제안하는 알고리즘의 DC 오프셋 보상성능을 보여준다. 0.4초에 4%의 DC 오프셋을 주면 일정한 값을 유지하던 계통 주파수와
PPT Slide
Lager Image
에 맥동이 생긴다. 0.6초에는 DC 오프셋 보상을 시작했고, 보상값이 DC 오프셋의 크기와 같아짐에 따라 계통 주파수와
PPT Slide
Lager Image
의 맥동이 줄어든다. 0.8초에는 DC 오프셋을 6%로 바꾸어 주었고, 마지막으로 1초에는 DC 오프셋을 2%로 낮추었다. DC 오프셋이 바뀌지만 바로 보상을 하기 때문에 계통 주파수와
PPT Slide
Lager Image
의 맥동이 바로 사라지고 안정적인 값을 유지한다.
PPT Slide
Lager Image
DC 오프셋 변화에 따른 파형 Fig. 8 Waveform according to changing the DC offset
그림 9 는 기존의 방법과 제안한 방법의 동특성을 비교한 파형이다. 0.4초에 계통전압의 4% DC 오프셋을 인가하였고, 0.6초에 보상을 시작하였다. 기존의 DC 오프셋 보상 방법은 계통 주파수의 한주기를 적분해 DC 오프셋을 추정하기 때문에 보상값은 60Hz의 한주기 16.667ms마다 보상하는 계단형식의 파형이고 DC 오프셋 보상신호는 400ms이다. 하지만 제안한 방법은 좌표변환을 통해 순시적으로 DC 오프셋의 추종이 가능하기 때문에 보상값은 연속적인 보상파형이고, 보상시간은 약 66ms이다. 따라서 제안하는 방법이 기존의 방법보다 334ms 빠르게 DC 오프셋을 보상하므로 동특성에서 뛰어난 것을 시뮬레이션으로 증명하였다.
PPT Slide
Lager Image
기존방법과 제안한방법의 비교파형 (a) 기존의 방법에 의 한 계통 전압의 4% DC 오프셋 보상파형 (b) 제안하는 방법에 의한 계통 전압의 4% DC 오프셋 보상파형 Fig. 9 Comparison with the conventional method (a) Compensation waveform by the conventional method at 4% DC offset of the grid voltage (b) Compensation waveform by the proposed method at 4% DC offset of the grid voltage
5. 실 험
그림 10 은 실험에 사용된 3kW 정격의 단상 풀브리지 인버터를 나타낸다. 실험사양은 시뮬레이션과 같다.
PPT Slide
Lager Image
실험 세트 Fig. 10 Experiment set
그림 11 은 계통 전압의 4% DC 오프셋을 포함시킨 파형이다.
PPT Slide
Lager Image
의 경우 0V를 기준으로 약 ±20V의 맥동이 있다. 계통 전압에 DC 오프셋이 포함되면 계통 전압을 좌표변환할 때 DC 오프셋이
PPT Slide
Lager Image
에 정현파성분으로 포함된다. 이 정현파성분 때문에 PLL의 계통각 추정에 오차가 포함되어 추정한 계통각에 왜곡이 생긴다. 계통각에 생긴 왜곡으로 인해 계통 주파수도 60Hz를 기준으로 약 ±1Hz의 맥동이 생긴 것이다.
PPT Slide
Lager Image
DC 오프셋(4%)에서 보상값 인가 후 Fig. 11 After injecting the DC offset compensation on the 4% DC offset
그림 12 는 DC 오프셋 값의 변화에 따른 계통 주파수, 동기좌표계 d축 전압 그리고 보상값의 변화를 나타낸 파형이다. DC 오프셋을 주입하면 일정한 값을 유지하던 계통 주파수와 동기좌표계 d축 전압에 맥동이 생긴다. 이때 DC 오프셋 보상값을 인가하면
PPT Slide
Lager Image
의 정현파 성분이 줄어들기 때문에 PLL의 계통각 추정의 오차도 줄어든다. 이로 인해 계통 주파수와
PPT Slide
Lager Image
이 DC 오프셋이 주입되기 전의 값으로 일정하게 유지한다. 이 상태에서 DC 오프셋을 6%와 2%로 차례대로 변경하면 변경과 동시에 DC 오프셋이 보상되고 이에 따라
PPT Slide
Lager Image
과 계통 주파수는 DC 오프셋을 변경하는 순간에만 일시적으로 진동하고 다시 일정한 값을 유지하므로 DC 오프셋이 보상되는 것을 알 수 있다.
PPT Slide
Lager Image
DC 오프셋의 변화에 따른 파형 Fig. 12 The waveform according to changing the DC offset
그림 13 , 14 는 DC 오프셋을 기존의 방법과 제안한 방법의 동특성을 비교한 파형이다. 그림 13 은 기존의 방법으로 DC 오프셋을 보상한 파형으로 보상인가 신호가 1이 되면 DC 오프셋 보상을 시작하였고 DC 오프셋 보상 시간은 약 413ms이다. 그림 14 는 제안한 방법으로 DC 오프셋을 보상한 파형으로 마찬가지로 보상인가 신호가 1이 되면 DC 오프셋 보상을 시작한다. DC 오프셋 보상 시간은 약 68ms으로 제안하는 방법이 기존의 방법보다 약 345ms의 보상 시간을 단축시켰다.
PPT Slide
Lager Image
DC 오프셋(4%)에서 기존방법의 보상파형 Fig. 13 the waveform of the conventional method on the 4% DC offset
PPT Slide
Lager Image
DC 오프셋(4%)에서 제안한 방법의 보상파형 Fig. 14 The waveform of the proposed method on the 4% DC offset
6. 결 론
본 논문에서는 계통 연계형 단상 인버터에서 빠른 동특성을 갖는 DC 오프셋 보상 방법을 제안하였다. DC 오프셋이 계통 전압 센서에 생기면 계통 주파수와
PPT Slide
Lager Image
,
PPT Slide
Lager Image
에 맥동이 발생한다. 이 맥동은 DC 오프셋의 크기를 가지는 정현파임을 수식적으로 증명하였다.
PPT Slide
Lager Image
에 생기는 정현파는 PLL을 통해 계통각을 추정할 때 오차를 생성한다. 계통각 추정에 오차가 생기기 때문에 계통 주파수 추정에도 오차가 생기고, 계통 주파수는
PPT Slide
Lager Image
에 생기는 정현파와 같은 주파수로 맥동을 한다. 기존의 방법은 DC 오프셋을 저감하기 위해 계통 주파수 한주기를 적분해 DC 오프셋의 크기를 추정하고 PI제어기를 통해 DC 오프셋을 보상하기 때문에 한 순간에 추정한 DC 오프셋은 계통 주파수 한주기 뒤에 보상되어 동특성이 느리지만 본 논문에서 제안하는 DC 오프셋 보상 방법은 좌표변환을 통해 순시적으로 DC 오프셋을 추정할 수 있고 PI 제어기로 보상할 수 있기 때문에 기존의 방법보다 동특성이 뛰어나다. 시뮬레이션과 실험으로 기존의 방법보다 DC 오프셋 보상시간을 6배정도 단축되는 것을 확인하여 본 논문의 DC 보상방법의 타당성을 확인하였다.
Acknowledgements
이 논문은 2013년도 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임 (No. 2013R1A1A2A10006090)
BIO
한 동 엽(Dong Yeob Han)
2014년 아주대 전자공학부 졸업. 현재 동대학원 우주전자정보공학과 석사 과정
E-mail : guriguriz@ajou.ac.kr
박 진 혁(Jin-Hyuk Park)
2013년 아주대 전자공학부 졸업. 현재 동대학원 전자공학과 박사 과정
E-mail : powerword@ajou.ac.kr
이 교 범(Kyo-Beum Lee)
1997년 아주대 공대 전자공학부 졸업. 1999년 동 대학원 제어계측공학과 졸업 (석사). 2003년 고려대 전기공학과 졸업 (공박). 2003년~2006년, Aalborg 대학교 에너지기술학과(덴마크). 2006년~2007년 전북대 전기공학과 조교수. 2007년~현재 아주대 전자공학부 교수.
E-mail : kyl@ajou.ac.kr
References
Carrasco J. M. , Franquelo L. G. , Bialasiewicz J. T. , Galvan E. , Guisado R. C. P. , Prats M. A. M. , Leon J. I. , Moreno-Alfonso N. 2006 “Power-Electronic Systems for the Grid Integration of Renewable Energy Sources: A Survey,” IEEE Transactions Power Electronics 53 (4) l002 - 1016
Arai J. , Iba K. , Funabashi T. , Nakanishi Y. , Koyanagi K. , Yokoyama R. 2008 “Power electronics and its applications to renewable energy in Japan,” The IEEE Circuits and Systems Magazine 8 (3) 52 - 66    DOI : 10.1109/MCAS.2008.928420
Alepuz S. , Monge S. B. , Bordonau J. , Gago J. , Gonzalez D. , Balcells J. 2006 “Interfacing renewable energy sources to the utility grid using a three-level inverter,” IEEE Transaction Industrial Electronics 53 (5) 1504 - 1511    DOI : 10.1109/TIE.2006.882021
Trujillo C. , Velasco D. , Garcera G. , Figueres E. , Guacaneme J. 2013 “Reconfigurable control scheme for a PV microinverter working in both grid-connected and island modes,” IEEE Transactions on Industrial Electronics 60 (4) 1582 - 1595    DOI : 10.1109/TIE.2011.2177615
Kim Gwang-Seob , Lee Kyo-Beum 2012 “Fault Diagnosis and Fault-Tolerant Control of a DC-Link Voltage Sensor for PV Inverters,” IPEMC2012 1408 - 1412
Ko Y. J. , Park P. W. , Lee K. B. , Blaabjerg Frede 2011 “A New PLL System using Full Order Observer and PLL System Modeling in a Single Phase Grid-Connected Inverter,” IEEE ICPE & ECCE 803 - 808
Ciobotaru Mihai , Teodorescu Remus , Agelidis Vassilios G 2008 “Offset rejection for PLL based synchronization in grid-connected converters,” IEEE APEC 2008 1611 - 1617
Hwang S. H. , Liu L. , Li H. , Kim J. M. 2012 “DC Offset Error Compensation for Synchronous Reference Frame PLL in Single-Phase Grid-Connected Converters,” IEEE Transactions Power Electronics 27 (8) 3467 - 3471
Jeong H. G. , Lee K. B. , Choi S. W. , Choi W. J. 2010 “Performance Improvement of LCL-Filter-Based Grid-Connected Inverters Using PQR Power Transformation,” IEEE Transactions Power Electronics 25 (5) 1320 - 1330    DOI : 10.1109/TPEL.2009.2037225