Advanced
A Novel Modulation Strategy Based on Level-Shifted PWM for Fault Tolerant Control of Cascaded Multilevel Inverters
A Novel Modulation Strategy Based on Level-Shifted PWM for Fault Tolerant Control of Cascaded Multilevel Inverters
The Transactions of The Korean Institute of Electrical Engineers. 2015. May, 64(5): 718-725
Copyright © 2015, The Korean Institute of Electrical Engineers
This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0/)which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
  • Received : January 16, 2015
  • Accepted : April 23, 2015
  • Published : May 01, 2015
Download
PDF
e-PUB
PubReader
PPT
Export by style
Article
Author
Metrics
Cited by
TagCloud
About the Authors
석민 김
Dept. of Space Survey Information Technology, Ajou University, Korea.
준석 이
Dept. of Electrical and Computer Engineering, Ajou University, Korear.
교범 이
Corresponding Author : Dept. of Electrical and Computer Engineering, Ajou University, Korea. E-mail :kyl@ajou.ac.kr

Abstract
This paper proposes a novel level-shifted PWM (LS-PWM) strategy for fault tolerant cascaded multilevel inverter. Most proposed fault-tolerant operation methods in many of studies are based on a phase-shifted PWM (PS-PWM) method. To apply these methods to multilevel inverter systems using LS-PWM, two additional steps will be implemented. During the occurrence of a single-inverter-cell fault, the carrier bands scheme is reconfigured and modulation levels of inverter cells are reassigned in this proposed fault-tolerant operation. The proposed strategy performs balanced three-phase line-to-line voltages and line currents when a switching device fault occurs in a cascaded multilevel inverter using LS-PWM. Simulation and experimental results are included in the paper to verify the proposed method.
Keywords
1. 서 론
최근 멀티레벨 인버터는 고전력·중전압 응용분야의 좋은 대안으로 소개되어왔다. 통상적인 2-레벨 인버터와 비교하여 스위칭 디바이스에서의 전압 스트레스를 줄일 수 있고 낮은 전고조파왜율(THD)을 갖는 고품질의 출력 전압과 전류를 생산할 수 있다. 여러 멀티레벨 인버터 토폴로지 가운데 cascaded 멀티레벨 인버터는 간단하며 모듈화 된 구조를 가지며 이에 따라 단순히 추가적인 인버터 셀을 더함으로써 원하는 전압까지 쉽게 도달할 수 있다 [1] - [5] .
그러나 전압 레벨이 높은 멀티레벨 인버터 일수록 더 많은 전력 반도체 디바이스가 요구되어지며 이에 따라 디바이스의 고장률 또한 증가할 수밖에 없다.
이러한 문제점을 대처하기 위한 많은 허용 제어 기법과 적합한 보호 전략들이 제시되었다 [6] - [12] . Cascaded 인버터의 허용제어는 크게 두 가지 방법으로 분류할 수 있다. 첫 째는 각 상에 추가적인 인버터 셀을 두어 고장 발생 시에 이 인버터 셀을 이용하는 방법이다. 이 방법은 고장 발생 시에도 시스템이 정격의 전압과 전력으로 동작할 수 있어 보통 운용비용이나 효율의 변동이 매우 치명적인 요인이 되는 응용분야에서 사용된다 [6] .
두 번째는 추가적인 인버터 셀이 필요 없이 고장 난 인버터셀을 bypass하는 방법으로 정격으로의 운용은 불가능 하지만 고장 발생 시에 완전히 시스템이 정지되는 것을 막을 수 있다는 의미에서 많은 분야에서 사용되고 있다 [8] - [12] .
“중성점 천이(neutral-shift)" 방법은 두 번째 방법의 허용 제어 방법에 속하며 고장 발생 시 나머지 정상 인버터 셀들을 통해 생성할 수 있는 전압과 전력을 최대치로 이끌어 낼 수 있는 허용 제어 기법으로 알려져 있다 [8] - [10] . 또한 중성점 천이를 통해 고장 난 인버터 셀이 존재할 때 나머지 정상 인버터 셀들의 전력 부담을 균등하게 배분할 수 있다.
이 중성점 천이 방법을 포함한 대부분의 허용 제어 논문들은 고장 난 셀이 존재하는 상의 지령 듀티를 높여 주어 삼상의 평형을 유지하도록 한다. 이때에 PS-PWM을 인버터의 스위칭 변조기법으로 주로 사용한다. PS-PWM은 한 상 내의 인버터 셀들이 모든 출력 전압 레벨을 고르게 분담하고 있지만 LS-PWM의 경우 하나의 인버터 셀이 출력 전압 레벨 한 개를 독점적으로 담당하고 있다. 따라서 LS-PWM을 기반으로 하는 시스템의 허용 제어를 위하여 지령 듀티를 증가시키더라도 LS-PWM의 특성 상 해당 상의 전압이 고르게 증가하지 못하며 평형된 삼상 선간 전압과 전류가 출력되지 않는다.
본 논문은 이러한 LS-PWM을 스위칭 변조 기법으로 사용하는 cascaded 멀티레벨 인버터의 고장 발생 시 중성점 천이 방법을 허용 제어에 적용하기 위한 새로운 변조 기법을 제안한다. 이 기법은 반송파 재구성과 인버터 셀 변조 레벨 재할당의 두 단계를 거쳐 수행되며 고장 발생동안 삼상 선간전압과 전류에서 평형을 유지할 수 있다.
PPT Slide
Lager Image
7-레벨 cascaded H-bridge 인버터 Fig. 1 Seven-level cascaded H-bridge inverter
본 논문에서는 여러 LS-PWM 기법 중 가장 우수한 고조파 특성을 보이는 phase distortion PWM (PD-PWM) 방법을 선택하였다 [13] . 논문의 설명과 실험을 위하여 7-레벨 cascaded H-bridge 멀티레벨 인버터를 적용하였다. 따라서 각 상에 3개 (( H - 1)/2; H = 출력전압의레벨수)씩 총 9개의 인버터 셀이 존재한다. 출력 전압의 크기는 진폭변조지수( ma )의 제어에 의하여 결정된다. 하지만 정상 동작 모드에서 모든 스위칭 디바이스가 동작을 수행도록 0.677(2/3)보다 큰 ma 값을 사용한다. 본 논문에서는 단일 스위칭 디바이스의 개방 고장만을 고려하였으며, 시뮬레이션과 실험을 통해 제안하는 고장 허용 제어 기법의 타당성을 검증하였다.
2. 중성점 천이 허용 제어 기법
대부분의 논문들에서 제안된 방법들이 이론적 분석이나 컴퓨터 시뮬레이션 결과만을 제시한 것과는 달리 중성점 천이(neutralshift) 를 이용한 허용제어 기법은 실현가능성이 높은 방법으로 알려져 있다. 본 논문에서는 기본 주파수의 영상분 전압 주입 법(fundamental-frequency zero-sequence voltage injection)을 중성점 천이를 위해 적용한다 [9] . 오프셋 전압 주입 법은 고장 난 인버터셀이 존재할 때 나머지 정상 인버터 셀들의 전력 부담을 균등하게 배분할 수 있다.
정상 동작 모드에서 각 상의 교류 단 출력 전압은 다음과 같이 표현된다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
여기서, ma 는 진폭변조지수, n 은 각 상의 인버터 셀 번호 (1, 2, 3) 이다. 그림 2(a) 는 식 (1)-(3)의 페이저도를 나타낸다.
PPT Slide
Lager Image
인버터 셀 전압의 페이저도. (a)정상 동작 시, (b)u상의 Cell1 고장 시 영상분 전압 미 주입 시, (c)u상의 Cell1 고장 시 영상분 전압 주입 시 Fig. 2 Phasor diagrams of inverter-cell voltages during (a) normal operation, (b) a fault in the u-phase inverter cell numbered 1 without zero-sequence voltage injection, and (c) a fault in the u-phase inverter cell numbered 1 with the injection of zero-sequence voltage
u 상의 1번 인버터 셀에서 고장이 발생하였다고 가정한다. 이에 따라 해당 셀은 bypass되어 전압을 출력하지 않고 전류의 통로로만 사용된다.
PPT Slide
Lager Image
- 2.1 중성점 천이 미적용 시
중성점 천이를 이용하지 않을 경우 그림 2(b) 와 같이 직류단 전압을 변경함으로써 삼상의 평형을 유지 할 수 있다. 하지만, udc 는 각 인버터 셀의 독립적인 직류 단 전압으로 변경이 불가능하기 때문에 선간전압과 전류의 평형을 이루기 위해서는 u 상에 있는 나머지 정상 인버터 셀의 진폭변조지수 ma N /( N -1)의 비율로 증가시켜야 한다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
여기서, u 상의 경우 n = 2,3이며 v w 상의 경우 n = 1,2,3이 다. N 은 직렬 접속된 인버터 셀의 개수로 7-레벨 인버터에서 N = 3이다.
그림 2(b) 는 식 (5)-(7)의 페이저도를 보여준다. u 상의 진폭변조 지수가 증가하여 7레벨 멀티레벨 인버터의 경우 u 상 내의 나머지 정상 인버터 셀은 1.5 배의 전압 출력 부담을 갖게 된다.
- 2.2 중성점 천이 적용 시
중성점 천이는 정상 인버터 셀의 각 교류전압에 기본 주파수 영상분 전압을 주입함으로써 수행된다. u 상에서 단일 인버터 셀고장이 발생하였을 경우 그림 2(c) 와 같이 u 상과 180° 위상 차이가 나는 영상분 전압이 선택된다.
정상 인버터 셀들의 교류 단 출력 전압은 다음과 같이 표현된다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
여기서 오른쪽 두 번째 항은 각 상에 주입된 영상분 전압을 나타낸다.
그림 2(c) 는 식 (8)-(10)의 페이저도를 나타낸다. 삼상 전류가 다음 식과 같이 평형을 이루었다고 가정한다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
각 인버터 셀의 출력 전력은 다음과 같이 표현된다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
인버터 셀의 고장 발생동안 허용 제어가 제대로 이루어진다면 출력 전력은 동일하게 제어되어야 하며, 다음과 같이 나타낼 수 있다.
PPT Slide
Lager Image
식 (15)부터 (18)까지의 식으로부터, 영상분 전압을 다음과 같이 계산 할 수 있다.
PPT Slide
Lager Image
7-레벨 인버터에서 N = 3이므로 영상분 전압은 다음과 같다.
PPT Slide
Lager Image
식 (20)을 식 (8)-(9)에 대입하면 중성점 천이 허용 제어의 삼상 전압은 다음과 같이 표현된다.
PPT Slide
Lager Image
PPT Slide
Lager Image
PPT Slide
Lager Image
따라서 중성점 천이 적용 시 u 상의 경우 1.125배, v w 상의 경우 1.145배의 전압 증가율을 가지며 이는 식 (5)의 1.5배의 증가율에 비하여 현저하게 작은 값이다. 이 전압 증가율은 인버터 셀의 직렬연결 수가 증가할수록 더욱 낮아진다.
3. 제안하는 고장 허용 기법
2장에서 설명한 중성점 천이 기법을 포함한 여러 허용 제어 논문들은 대부분 PS-PWM 기반의 스위칭 방법을 제시한다. 그러나 이러한 중성점 천이 방법을 LS-PWM 방법이 사용되는 멀티레벨 인버터에 적용할 경우 LS-PWM의 특성 상 평형된 삼상 선간전압과 전류를 얻기 힘들다. 본 논문은 LS-PWM 기반의 cascaded 멀티레벨 인버터의 허용 제어에 중성점 천이를 적용하기 위하여 두 단계의 새로운 변조 기법을 제안한다.
- 3.1 반송파의 재구성
Cascaded 멀티레벨 인버터에서 스위칭 디바이스의 고장이 발생하였다는 것은 해당 디바이스가 삼각 반송파와 전압 지령과의 변조 기능을 상실하였다고 할 수 있다. 따라서 전압 지령 중 변조가 이루어지지 않는 레벨이 발생하여 해당 전압 레벨을 출력할수 없게 된다.
본 절에서는 고장 발생 시에도 전압 지령이 선형 변조를 할수 있도록 하는 반송파의 재구성 방법을 제안한다. 고장 난 디바이스를 포함하는 인버터 셀을 bypass 시켰을 때와 그렇지 않을 경우로 각각 나누어 허용 제어 기법을 설명한다.
- 3.1.1 고장 발생 인버터 셀 bypass
그림 3 u 상의 1번 인버터 셀에 있는 스위칭 디바이스 S 11 의 고장이 발생하여 해당 셀이 bypass 되었을 경우의 스위칭 출력 파형을 나타낸다.
PPT Slide
Lager Image
고장 발생 후 bypass된 Cell1에 의한 전압 지령과 스위칭 결과 파형 Fig. 3 Reference voltage and switching signal waveforms of bypassed Cell1 under faulty condition
Cell 1이 담당하던 최상위 레벨과 최하위 레벨에서 스위칭 동작이 불가능하므로, 이 구간에서 전압 지령 vm 은 삼각 반송파와 변조되지 못한다. 이를 그림 3 vm_eq 과 같이 등가 전압 지령으로 나타내었다. 이 등가 전압 지령은 정현파 형태의 신호가 아니므로 고장이 발생하지 않은 정상의 인버터에 인가되더라도 이를 변조하여 스위칭 하였을 때 출력 전압의 기본파 또한 정현파 형태를 이루지 못한다.
이러한 LS-PWM의 특성 상 스위칭 디바이스 고장 발생 시 허용 제어를 위하여 2장에서 설명한 오프셋 전압을 주입하여 중성점 천이를 수행하더라도 출력되는 선간전압과 전류는 평형을 이루지 못한다.
본 논문에서 제안하는 반송파의 재구성 단계를 거치면 전압 지령은 모든 구간에서 삼각 반송파와 변조되어 선형적인 결과를 출력할 수 있다. 7-레벨 멀티레벨 인버터에서 단일 스위칭 디바이스의 개방 고장이 발생하면 반송파의 형태를 5-레벨 멀티레벨의 것과 같이 4개의 반송파를 갖는 형태로 재구성한다. 그림 4 는 고장 발생 후 시간 축의 중앙부터 제안하는 반송파의 재구성이 수행되었을 때의 지령 전압과 삼각반송파의 배열, 출력 전압의 파형을 보여준다. 그림에 보이듯 전압 지령은 오프셋 전압 주입에 의하여 크기가 약간 증가하더라도 양의 첨두에서 음의 첨두까지 전 구간에서 삼각 반송파와 변조가 가능해진다. 전압 지령이 선형 변조 영역 내에서 스위칭을 수행하였기 때문에 출력 전압은 정상 모드의 경우에 비하여 레벨의 수가 줄어들었지만 기본파 성분은 사인파의 형태를 유지할 수 있다.
PPT Slide
Lager Image
반송파 형태의 재구성 Fig. 4 Reconfiguration of carrier bands scheme
- 3.1.2 고장 발생 인버터 셀 이용
3.1.1절은 디바이스 고장이 발생한 셀을 bypass 시켰을 때의 허용 제어에 대하여 설명하였다. 이 경우 u 상의 출력 전압은 그림 4 의 우측과 같이 총 5-레벨의 파형을 가진다. 오직 한 개의 스위칭 디바이스가 고장이 발생하여도 해당 인버터 셀은 bypass되어 온전히 전류 흐름의 통로로만 사용되었기 때문이다.
만약 단일 디바이스 고장 발생 시 해당 인버터 셀을 bypass 하지 않는 다면, 셀 내에 있는 정상 디바이스의 스위칭 기능을 계속해서 이용하여 총 6-레벨의 출력 파형을 얻을 수 있다. 제안하는 반송파의 재구성 또한 고장 난 디바이스가 스위칭을 해야 하는 구간 동안만 수행되어 고장에 대한 영향을 최소화 할 수 있다.
그림 5 는 고장 발생 시 bypass를 수행하지 않을 때의 반송파 재구성 방법을 보여준다. 그림의 우측과 같이 고장 난 디바이스 S 11 이 담당하던 양의 첨두 부분의 스위칭 구간 동안만 반송파 밴드가 5-레벨 멀티레벨 인버터의 반송파 밴드 형태로 변경되었다. 그리고 해당 인버터 셀의 정상 디바이스는 고장 발생 전과 동일한 스위칭 변조를 수행하므로 u 상의 출력 전압은 총 6-레벨의 파형이다. 이 때 중성점 천이 또한 반송파가 재구성된 구간 동안만 오프셋 전압을 주입하여 수행된다.
PPT Slide
Lager Image
고장 발생 인버터 셀을 이용할 경우 반송파 형태의 재구성 Fig. 5 Another reconfiguration of carrier bands scheme when the faulty inverter cell is used
- 3.2 인버터 셀 변조 레벨의 재할당
지금까지의 설명은 오직 최상·하위 전압 레벨을 담당하는 1번 인버터 셀의 고장 상황만을 고려하였다. 만약 2번 혹은 3번 인버터 셀에서 고장이 발생할 경우 제안하는 허용 제어 기법을 적용하기 위해서는 추가적인 단계가 필요하다. 단, 이 단계는 고장이 발생한 셀을 bypass 시키지 않는 3.1.2절의 경우에만 요구된다.
u 상의 Cell 2 내에 있는 스위칭 디바이스 S 12 에서 고장이 발생하였다고 가정한다. 이 경우 Cell 2가 담당하는 변조 영역(두 번째 반송파)에서 반송파 형태가 5-레벨의 것과 같이 재구성 될 것이다. 이 외의 영역에서는 그림 6(a) 와 같이 정상 동작 모드의 7-레벨 반송파가 전압 지령과 변조된다. 따라서 Cell 1은 최상위 반송파와 변조되며 이 구간 동안의 출력전압은 2 Vdc 에서 3 Vdc 사이의 첨두값을 갖는 파형을 출력해야 한다. 하지만 Cell 2의 양의 구간에서의 스위칭 기능이 상실되었기 때문에 최대로 출력될 수 있는 전압의 크기는 Vdc 에서 2 Vdc 사이로 제한된다.
PPT Slide
Lager Image
Cell2 고장 시의 등가 전압 지령과 스위칭 결과 파형 Fig. 6 Equivalent reference voltage and switching signal waveforms under faulty Cell2 condition
따라서 Cell 1의 스위칭 구간 동안 출력되는 전압은 그림 6(b) 와 같이 본래의 전압 지령이 출력하고자 하는 레벨에 위치하지 못하고 한 레벨이 내려온 형태의 파형을 발생하게 된다. 전압 지령이 목표한 파형을 출력하지 못함에 따라 삼상 선간전압과 전류 또한 평형을 이루지 못한다.
따라서 Cell 2혹은 Cell 3내의 스위칭 디바이스에서 고장이 발생하였을 경우에는 해당 인버터 셀의 변조 담당 영역을 Cell 1의 것과 맞바꾸는 재할당 과정이 필요하다.
이 과정을 통해 어떠한 인버터 셀에서 고장이 발생하더라도 모두 Cell 1의 고장처럼 동작할 수 있게 된다. 그림 7 Cell 2에서 고장이 발생하여 Cell 1의 변조 담당 영역과 맞바꾸어 주었을 경우의 재구성된 반송파 형태와 전압 지령을 보여준다.
PPT Slide
Lager Image
인버터 셀 변조 레벨의 재할당 Fig. 7 Re-assigned modulation levels under faulty Cell2 condition
위의 과정을 거친 후 중성점 천이를 수행하면 단일 인버터 셀 고장의 모든 경우에서 평형된 삼상 선간전압과 전류 파형을 얻을 수 있다.
4. 시뮬레이션
본 논문에서 제안하는 허용 제어 기법을 시뮬레이션을 통하여 검증하였다. 시뮬레이션을 위하여 PSIM을 사용하였다.
그림 8 Cell 1의 S 11 에서 고장이 발생하였을 경우 Cell 1을 bypass 시킨 뒤 0.06초부터 제안하는 허용 제어 기법을 적용한 결과 파형을 보여준다. Cell 1이 bypass되어 총 5-레벨의 상전압 파형이 출력된다. 삼상의 선간전압과 전류는 허용 제어 후 평형을 이룬다. 그림 9 는 고장 발생 시 Cell 1을 bypass 하지 않고 나머지 정상 스위칭 디바이스를 계속 이용하며 허용 제어를 하였을 때의 파형을 보여준다. 허용 제어 후 상전압은 총 6-레벨의 파형을 출력하며 삼상의 선간전압과 전류는 평형을 유지한다.
PPT Slide
Lager Image
고장이 발생한 Cell1을 bypass시킨 상황에서의 제안하는 허용 제어 기법 적용 전후 파형 Fig. 8 Simulated voltage waveforms at the ac side of cascade inverter. Faulty Cell1 is bypassed
PPT Slide
Lager Image
고장이 발생한 Cell1의 스위칭 동작을 이용하며 제안하는 허용 제어 기법 적용 전후 파형 Fig. 9 Simulated voltage waveforms at the ac side of cascade inverter. Faulty Cell1 is not bypassed
Cell 2와 Cell 3의 고장 발생 시 허용 제어는 3.2절에서 제안한 인버터 셀 변조 레벨의 재할당 단계를 거치면 모두 Cell 1의 고장 발생 경우와 동일한 파형을 출력하므로 본 시뮬레이션에서 Cell 2와 Cell 3의 고장 상황은 고려하지 않았다.
5. 실험 결과
그림 10 의 실험 세트는 cascaded 멀티레벨 인버터 실험의 목적으로 제작되었다. 본 논문의 실험에서는 7-레벨의 출력 전압을 얻기 위하여 각 상당 3개의 인버터 셀을 사용하였다. 각 인버터 셀은 30V의 직류 전압원을 가지며 저항과 인덕터를 부하로 사용한다.
PPT Slide
Lager Image
6kW cascaded H-bridge 멀티레벨 인버터 실험 세트 Fig. 10 6kW cascaded H-bridge multilevel inverter hardware used for experimental evaluation
실험은 3.1.2 절에서 제안한 bypass를 하지 않는 방법으로 진행하였다.
그림 11 u 상의 1번 인버터 셀 내에 있는 스위칭 디바이스 S 11 의 고장 전후 삼상 출력 전압 파형을 보여준다. S 11 의 고장으로 최상의 전압 레벨이 사라져 총 6-레벨의 상전압이 출력된다. 고장 후의 출력 전압은 과변조 상태와 같이 변조가 이루어지지 않는다.
PPT Slide
Lager Image
u상 인버터 셀 Cell1의 스위칭 디바이스 S11의 고장 발생 시 삼상 전압 실험 파형 Fig. 11 Experimental three line-to-neutral voltage waveforms under faulty S11 device condition in u-phase inverter cell numbered 1
그림 12 S 11 이 스위칭을 담당하는 구간동안만 오프셋 전압을 주입하였을 때의 전압 지령 파형이다. 이 전압 지령이 재구성된 반송파와 비교되어 전 구간에서 변조가 이루어지며 이때의 출력 전압 파형이 그림 13 에 보인다.
PPT Slide
Lager Image
오프셋 전압 주입에 의한 중성점 천이를 적용한 삼상 전압 지령 실험 파형 Fig. 12 Experimental three reference voltage waveforms when neutral shift is implemented
PPT Slide
Lager Image
제안된 반송파 형태 재구성을 적용한 뒤 중성점 천이를 수행하였을 때의 삼상 전압 실험 파형 Fig. 13 Experimental three line-to-neutral voltage waveforms during proposed fault-tolerant operation
그림 14 - 15 는 본 논문에서 제안하는 고장 허용 제어를 단계적으로 수행하였을 때 출력되는 삼상의 선간 전압과 전류 파형이다.
PPT Slide
Lager Image
제안된 반송파 형태 재구성을 적용한 뒤 중성점 천이를 수행하였을 때의 선간 전압 실험 파형 Fig. 14 Experimental three line-to-line waveforms during proposed fault-tolerant operation
PPT Slide
Lager Image
제안된 반송파 형태 재구성을 적용한 뒤 중성점 천이를 수행하였을 때의 삼상 전류 실험 파형 Fig. 15 Experimental three current waveforms during proposed fault-tolerant operation
각 파형의 좌측에서 제안하는 반송파 형태 재구성이 수행된다. 그 후 파형의 중앙에서 오프셋 전압 주입을 통한 중성점 천이가 이루어져 최종적으로 평형이 이루어진 선간전압과 전류의 파형이 출력된다.
6. 결 론
본 논문은 level-shifted PWM을 스위칭 변조 기법으로 사용하는 cascaded 멀티레벨 인버터의 고장 발생 시 중성점 천이를 적용하기 위한 새로운 변조 기법을 제안하였다. 고장 발생 시 전압 지령의 모든 영역에서 반송파와 변조가 이루어지도록 반송파를 재구성 한다. 그 후 중성점 천이를 수행하면 인버터의 교류단에서 평형이 이루어진 삼상 선간 전압과 전류를 생성할 수 있다. 또한 인버터 셀의 변조 레벨을 재할당 함으로써 어떠한 인버터 셀에서 고장이 발생하더라도 모두 최상·하위 레벨을 담당하는 인버터 셀의 고장처럼 동작할 수 있다. 시뮬레이션과 실험을 통해 단일 인버터 셀의 개방 고장 시 제안하는 기법이 교류 단에서 평형된 선간 전압과 전류를 출력함을 검증하였다.
Acknowledgements
이 논문은 2013년도 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임 (No. 2013R1A1A2A10006090)
BIO
김 석 민(Seok-Min Kim)
2013년 세종대 전자정보공학부 졸업. 현재 아주대 우주전자정보공학과 석사과정.
E-mail : smkim@ajou.ac.kr
이 준 석(June-Seok Lee)
2011년 아주대 전자공학부 졸업. 2013년 동 대학원 전자공학과 졸업(석사). 현재 동 대학원 전자공학과 박사과정.
E-mail : junpb@ajou.ac.kr
이 교 범(Kyo-Beum Lee)
1997년 아주대 공대 전자공학부 졸업.1999년 동 대학원 제어계측공학과 졸업(석사). 2003년 고려대 전기공학과 졸업(공박). 2003년~2006년, Aalborg 대학교 에너지기술학과(덴마크). 2006년~2007년 전북대 전기공학과 조교수. 2007년~현재 아주대 전자공학 부 교수.
E-mail : kyl@ajou.ac.kr
References
Wu B. 2006 “High-Power Converters and AC Drives,” A John Wiley & Sons
McGrath B. P. , Holmes D. G. 2002 “Multicarrier PWM strategies for multilevel inverters,” IEEE Transactions on Industrial Electronics 49 (4) 858 - 867    DOI : 10.1109/TIE.2002.801073
Rodriguez J. , Bernet S. , Wu B. , Pontt J. O. , Kouro S. 2007 “Multilevel voltage-source-converter topologies for industrial medium-voltage drives,” IEEE Transactions on Industrial Electronics 54 (6) 2930 - 2945
Malinowski M. , Gopakumar K. , Rodriguez J. , Perez M. A. 2010 “A Survey on Cascaded Multilevel Inverters,” IEEE Transactions on Industrial Electronics 57 (7) 2197 - 2206    DOI : 10.1109/TIE.2009.2030767
Lee J. S. , Sim H. W. , Lee K. B. 2014 “Cascaded H-bridge Multilevel Inverter for Increasing Output Voltage Levels,” IEEE CENCON 2014 365 - 370
Song W. , Huang A. Q. 2007 “Control strategy for fault-tolerant cascaded multilevel converter based STATCOM,” IEEE APEC 1073 - 1076
Sim H. W. , Lee J. S. , Lee K. B. 2014 “A Detection Method for an Open-Switch Fault in Cascaded H-bridge Multilevel Inverters,” IEEE ECCE 2014 2101 - 2106
Eaton D. , Rama J. , Hammond P.W. 2003 “Neutral Shift,” IEEE Industry Applications Magazine 9 (6) 40 - 49
Maharjan L. , Yamagishi T. , Akagi H. , Asakura J. 2010 “Fault-Tolerant Operation of a Battery-Energy-Storage System Based on a Multilevel Cascade PWM Converter With Star Configuration,” IEEE Transactions on Power Electronics 25 (9) 2386 - 2396    DOI : 10.1109/TPEL.2010.2047407
Park Y. M. , Lyoo H. S , Lee H. W. , Jung M. G. , Lee S. H. , Yoo J. Y. 2008 “Unbalanced Three-Phase Control using Offset-Voltage for H-Bridge Multilevel Inverter with Faulty Power Cells,” IEEE PESC 2008 1790 - 1795
Ma M. , Hu L. , Chen A. , He X. 2007 “Reconfiguration of Carrier-Based Modulation Strategy for Fault Tolerant Multilevel Inverters,” IEEE Transactions on Power Electronics 22 (5) 2050 - 2060    DOI : 10.1109/TPEL.2007.904249
Khomfoi S. , Tolbert L. M. 2007 “Fault Detection and Reconfiguration Technique for Cascaded H-bridge 11-level Inverter Drives Operating under Faulty Condition,” Power Electronics and Drive Systems 7th International Conference 1035 - 1042
Tamasas M. , Saleh M. , Shaker M. , Hammoda A. 2014 “Evaluation of Modulation Techniques for 5-Level Inverter Based on Multicarrier Level Shift PWM,” IEEE MELECON 2014 17 - 23