Advanced
Grid Current Control Scheme at Thee-Phase Grid-Connected Inverter Under Unbalanced and Distorted Grid Voltage Conditions
Grid Current Control Scheme at Thee-Phase Grid-Connected Inverter Under Unbalanced and Distorted Grid Voltage Conditions
The Transactions of The Korean Institute of Electrical Engineers. 2013. Nov, 62(11): 1560-1565
Copyright © 2013, The Korean Institute of Electrical Engineers
  • Received : August 14, 2013
  • Accepted : October 18, 2013
  • Published : November 01, 2013
Download
PDF
e-PUB
PubReader
PPT
Export by style
Article
Author
Metrics
Cited by
TagCloud
About the Authors
Thanh-Vu Tran
Dept. of Electrical Engineering, University of Ulsan, Korea
태 원 전
Corresponding Author : Dept. of Electrical Engineering, University of Ulsan, Korea E-mail :twchun@mail.ulsan.ac.kr

Abstract
This paper proposes the control method for compensating for unbalanced grid current and reducing a total harmonic distortion (THD) of the grid current at the three-phase grid-connected inverter systems under unbalancd and distorted grid voltage conditions. The THD of the grid current caused by grid voltage harmonics is derived by considering the phase delay and magnitude attenuation due to the hardware low-pass filter (LPF). The Cauchy-Schwarz inequality theory is used in order to search more easily for a minimum point of THD. Both the gain and angle of a compensation voltage at the minimum point of THD of the grid current are derived. The negative-sequence components in the three-phase unbalanced grid voltage are cancelled in order to achieve the balanced grid current. The simulation and experimental results show the validity of the proposed control methods.
Keywords
1. 서 론
최근에 화석에너지를 감소시키기 위하여 태양광, 풍력, 수소에너지 등 신재생에너지의 사용이 급속히 증가되고 있다. 따라서 태양광 셀, 연료전지 등 저공해 에너지원에서 전력계통으로 유효 및 무효 전력을 원활하게 공급하기 위하여 이에너지원과 계통사이에 연결된 계통연계 인버터에서 계통전류 제어를 수행한다[ 1 ]. 그런데 계통전압이 왜곡되거나 3상 전압이 불평형일 경우, 이 것 들이 계통전류제어시스템에 왜란으로 작용하여 계통전류 역시 왜곡 및 불평형이 발생하게 된다. 그런데 계통연계 인버터에서 계통전류의 고조파성분억제와 3상 계통전류의 불평형 개선이 다른 응용분야보다 더 중요한 이슈이므로 다양한 방법이 발표되었다.
먼저 낮은 주파수의 고조파 전류는 계통선로의 인덕턴스에 의해 필터링이 잘 되지 않으므로 부피가 크고 무거운 수동형 LC필터를 사용하여야 한다. 따라서 이 LC필터 대신 제어기법으로 이 고조파 전류를 감소시키기 위하여 먼저 비례적분 (PI) 제어기의 비례 및 적분이득을 증가시켜 대역폭을 증가시키는 방법이 제시되었다[ 2 ],[ 3 ]. 이 방법은 고조파전류를 억제시킬 수 있으나, 시스템의 노이즈 강인성을 저하시킬 수 있다. 다음은 비례-공진 (PR) 제어기를 사용하여 특정 주파수의 고조파전류를 제거할 수 있으나[ 4 ]-[ 6 ], 제거 할 고조파의 수만큼 PR제어기를 사용하여야 하며, 또한 제 거할 고조파가 시스템의 대역폭을 벗어날 경우 시스템이 불안정 될 가능성도 있다. 고조파 전압을 전향제어하여 특정 주파수의 고조파 전류를 감소시키는 방법이 제시되었으나 [ 7 ], 검출회로가 추가로 필요하며 연산이 복잡하다는 문제가 있다. 한편 계통전압이 불평형상태가 되면 계통전류 역시 불평형이 되므로 계통으로 공급하는 전력이 진동하게 된다. 따라서 이 불평형 계통전압에 의하여 발생되는 계통전류의 불평형을 방지하기 위하여, 계통전류의 정상분과 역상분을 분리하여 각각 제어하는 방식을 제시하였다[ 8 ]-[ 10 ].
본 논문에서는 계통전압의 왜곡 및 불평형 상태에서 계통전류의 고조파전류를 억제하면서 3상 전류가 평형이 되도록 제어하는 기법을 제시한다. 먼저 계통전압의 고주파 리플성분 및 노이즈를 감쇄시키기 위하여 사용하는 하드웨어 저역필터 (LPF)의 영향을 고려하여 계통전류의 total harmonic distortion (THD)식을 유도하고, 이 전류의 THD를 최소화하기 위한 보상전압 이득 및 위상을 계산한다. 다음은 불평형 계통전압에 있는 역상분 성분을 이용하여 불평형을 보상하는 전압을 계산한 후, 전류제어기에서 출력된 전압에 고조 파전류 보상전압과 불평형 보상전압 등 두 보상전압을 더하여 PWM신호 발생에 사용한다. 시뮬레이션 및 DSP를 사용한 실험을 통하여 제시한 기법의 타당성을 확인한다.
2. 계통전류제어기법
그림 1 은 3상 계통연계 인버터에서 계통전류의 고조파성분 억제 및 불평형을 개선하기 위한 계통전류제어 블록도를 보인 것이다. 고조파 및 불평형 보상기에서는 하드웨어 저역필터를 거친 3상 계통전압으로 불평형 및 고조파 억제를 위한 α-β축 보상전압과 전류제어기의 전향제어를 위한 d-q축 정상분 기본파전압을 계산한다. 원하는 유효 및 무효전력으로부터 동기좌표계 d-q축 기준전류를 얻을 수 있으며, d-q축 계통전류제어를 위하여 PI 제어기를 사용한다. 이 d-q축 전류제어기의 출력은 d-q축 전압 변화량 ΔVgd, ΔVgq 가 되며, 전류의 과도응답특성을 향상시키기 위하여 계통전압의 정상분 기본파전압을 전향제어한다. 계통전류의 고조파 및 불평형 보상용 보상전압을 더하여 PWM펄스를 발생시키기 위한 고정좌표계 (α-β축) 기준전압을 계산한다. 한편 PLL제어기에서는 인버터 출력전압 위상을 계통전압의 위상으로 동기화시키기 위한 동기위상각을 출력시킨다.
PPT Slide
Lager Image
고조파 및 불평형 전류 보상용 계통전류 제어 Fig. 1 Grid current control for suppressing harmonics and unbalance of grid current.
계통전압에 포함한 고주파 리플 및 노이즈를 제거하기위하여 일반적으로 하드웨어 LPF를 사용하며, 이 LPF에 의한 k 차 고조파 성분 크기 Afk 와 위상각 θfk 는 다음 식과 같다.
PPT Slide
Lager Image
PPT Slide
Lager Image
여기서 fc 는 LPF 차단주파수이다. 이 LPF로 필터링된 계통전압은 고조파 및 불평형 보상기와 PLL제어기에 사용된다.
- 2.1 PLL제어기
그림 2 는 인버터 출력전압 위상을 계통전압과 동기화시키기 위하여 pq 이론을 근거로 한 PLL제어기 블럭도이다[ 11 ].
PPT Slide
Lager Image
PLL제어기 블록도 Fig. 2 Block diagram of PLL controller.
먼저 식(3)과 (4)를 사용하여 검출한 3상 선간 계통전압으로 α-β축 계통전압을 계산한다.
PPT Slide
Lager Image
PPT Slide
Lager Image
여기서 3상 계통전압이 불평형일 경우, 이 불평형 계통전압으로 계산된 PLL출력 동기위상각의 정확도가 떨어지므로 계통전압의 정상분 기본파전압을 사용하여야 한다. 따라서 본 논문에서는 고정좌표계 ( α-β 축) 상에서 정상분 기본파전압을 다음 식과 같이 계산한다[ 12 ].
PPT Slide
Lager Image
여기서 q 는 90도 위상전위 연산자이며, 계통주파수 𝜔 o 에서 90도 위상차를 발생시키기 위한 식은 다음과 같다.
PPT Slide
Lager Image
계통전압이 불평형상태에서도 정확한 동기위상을 출력시키기 위하여 식(5)의 α-β축 정상분 전압을 PLL입력전압으로 설정한다. 이 PLL제어기는 계통전압 위상을 검출하는 위상검출기 (Phase Detector, PD), 비례 (P) 제어기, 적분기 및 궤환신호 발생기 등으로 구성된다.
먼저 α축 정상분 전압에 궤환신호 fβ = − sin θ 를, β축 정상 분 전압에 궤환신호 fα = cos θ 를 각각 곱한 후 더하여 계산된 PD 즉 각속도 변화량 Δ𝜔 은 식(7)과 같이 유도된다.
PPT Slide
Lager Image
여기서 Vp θg 는 각각 계통전압의 피크치와 위상각이며, θf1 은 LPF에 의한 기본파 지연위상각이다.
다음은 P-제어기 출력값과 계통전압의 주파수가 60Hz일 경우에 기본 각속도 𝜔 b =2π×60를 더하여 적분하면 동기위상각 θ 가 구해진다. 한편 인버터 출력전압 위상이 계통전압 위상과 동기화되면 PLL출력 동기위상각 θ=θg−θf1 이 된다.
- 2.2 고조파 및 불평형 보상 기법
- 2.2.1 고조파 및 불평형 보상기 동작
그림 3 은 3상 계통전압 고조파 및 불평형을 보상하기 위한 보상기의 내부 블록도이다. 3상 계통전압이 입력되면 계통전압의 정상분 기본파 전압과 함께 보상전압이 출력된다.
불평형이며 왜곡된 3상 계통전압벡터를 다음 식과 같이 정상분 및 역상분성분과 고조파성분으로 표현할 수 있다.
PPT Slide
Lager Image
여기서 Vg1+ Vg1− 는 각각 계통전압 정상분과 역상분 기본파 크기이며, Vgk θfk k 번째 고조파 크기 및 위상각이다.
PPT Slide
Lager Image
고조파 및 불평형 보상기 Fig. 3 Harmonics and unbalance compensator.
인버터 출력전압이 계통전압과 동기화 시 동기위상각 θ=θg−θf1 이므로, 복소수로 표현된 계통전압을 θ=θg−θf1 각으로 회전시킨 동기좌표계로 변환하면 다음 식과 같이 직류값인 정상분의 기본파성분, 계통 주파수의 2배 주파수를 가지는 역상분의 기본파성분과 고조파 성분으로 구성된다.
PPT Slide
Lager Image
다음은 LPF를 사용하여 식(9)에서 직류성분인 정상분 기본파성분만 통과시킨 후, 계통전압에서 정상분 기본파성분만을 빼면 식(10)과 같이 교류전압
PPT Slide
Lager Image
만을 축출할 수 있다.
PPT Slide
Lager Image
- 2.2.2 고조파 및 불평형 보상전압
식 (10)의 교류전압성분을 이용하여 고조파 및 불평형 보상전압을 유도한다. 먼저 식(10)에 e+j2θ 를 곱하여 2 θ 각으로 회전시킨다. 다음은 LPF를 사용하여 직류성분인 역상분의 기본파성분만 통과시킨 후, 직류값인 역상분의 기본파성분을 빼면 식 (11)과 같이 고조파 전압만을 축출할 수 있다.
PPT Slide
Lager Image
이 고조파 전압에 보상이득 Kc 을 곱하고, 기본파 전압성분을 제거하면서 θc 로 위상보상을 하기 위하여 식(11)에 ej(− θ + θc) 을 곱하여 고조파 보상전압 vh_c 을 유도한다.
PPT Slide
Lager Image
이 보상전압의 크기는 보상이득 Kc 로 제어하고, 보상전압의 위상은 보상위상각 θc 로 제어할 수 있다.
다음은 불평형 계통전압에 포함된 역상분전압과 동일한 크기 및 위상의 전압을 인버터에서 출력시킴으로써 계통전압에 포함된 역상분전압을 상쇄시켜 계통전류의 불평형을 해결한다. 따라서 식(13)과 같이 LPF에서 통과한 직류성분인 역상분의 기본파 전압에서 LPF에 의하여 감소된 크기 Av1 을 보상한 후 e−j(θ+θf1) 을 곱하여 계통전압에 포함된 역상분 전압과 거의 동일한 보상전압 vu_c 을 구한다.
PPT Slide
Lager Image
식(14)와 같이 위에서 유도된 고조파 보상전압과 불평형 보상전압 등 두 보상전압을 더하여 최종 보상전압을 α-β축 성분으로 분리한다. 다음은 그림 1 에서 d-q축 전류제어루프에서 출력된 α-β축 전압에 이 보상전압을 더하여 인버터의 α-β축 기준전압으로 출력된다.
PPT Slide
Lager Image
3. 보상 이득 및 위상
식(12)의 고조파 보상전압 식에 포함된 보상이득 Kc 와 보상위상 θc 는 계통전류 THD가 최소가 되는 점에서 결정한다. 계통전류의 THD식을 유도하기 위하여 먼저 그림 1 에서 인버터 출력전압 벡터
PPT Slide
Lager Image
는 다음 식(15)와 같이 d-q축 전류제어기 출력인 계통전압변화량 ΔVg 와 계통전압의 정상분기본파 및 보상전압의 합으로 표현할 수 있다.
PPT Slide
Lager Image
그리고 계통전류는 식(16)과 같이 인버터 출력전압과 계통전압의 차에 계통측 인덕터 임피던스를 나누어 구한다.
PPT Slide
Lager Image
여기서 k 번째 고조파 계통측 인덕터의 임피던스 Zgk = j2πfkLg 이다.
식(12), (13), (15)를 식(16)에 대입하면 계통전류의 기본파 및 고조파 식을 각각 다음과 같이 유도된다.
PPT Slide
Lager Image
PPT Slide
Lager Image
식(17)과 (18)로부터 계통전류의 THD식은 다음과 같이 정의한다.
PPT Slide
Lager Image
이 THD 최소점을 좀 더 간단하게 찾기 위하여 다음과 같이 정의된 Cauchy-Schwarz inequality이론을 사용한다.
PPT Slide
Lager Image
식(19)과 식(20)의 우측 두 개 항을 비교하면 xk 항은 보상이득 및 위상과 관계가 없으며, yk 항은 보상이득 및 위상의 함수이므로, 식(20)의 관계식에서 yk 항의 최소점이 실제 계통전류의 THD의 최소점이 된다. 따라서 식(19)의 yk 항만으로 표현한 Mi 를 다음과 같이 정의한다.
PPT Slide
Lager Image
3상 계통연계 인버터의 계통전류에서 가장 낮은 고조파인 5차, 7차, 11차 고조파를 감소시키기 위하여, 보상 이득 Kc 와 위상 θc 를 연속적으로 변화시키면서 실제 THD대신 Mi 가 최소화 될 때의 보상 이득 Kc 및 위상 θc 를 구한다.
그림 4 는 하드웨어 LPF의 차단주파수변화에 대한 보상이득 및 위상의 변화를 보인 것이다. LPF의 차단주파수가 증가하면 보상 이득 및 위상 모두 감소되고, LPF의 차단주파수가 결정되면 보상 이득 및 위상값을 구할 수 있다. 본 논문에서는 하드웨어 LPF의 차단주파수를 500Hz로 하였으므로 그림 4 로부터 구한 보상이득 Kc = 1.1과 보상위상 θc = 0.43 rad 값으로 사용한다.
PPT Slide
Lager Image
LPF의 차단주파수변화에 대한 보상 이득 및 위상 Fig. 4 Plots of compensation gain and angle with a variation of cut-off frequency of LPF.
4. 시뮬레이션 및 실험결과
- 4.1 시뮬레이션 결과
본 논문에서 제시한 계통전류의 불평형 및 왜곡을 보상하는 기법의 타당성을 확인하기 위하여 PSIM을 사용하여 시뮬레이션을 실행하였다. 그림 5 는 3상 계통전압이 불평형이면서 왜곡이 있는 상태에서 보상기법이 없는 경우 3상 계통전압 및 전류 파형과 α-β축 기준전압 파형을 보인 것이다. 계통전압의 불평형 및 왜곡에 의하여 3상 계통 전류 역시 불평형되면서 고조파가 많이 포함됨을 볼 수 있으며 전류의 불평형 때문에 계통전류 제어시스템 출력인 α-β축 기준전압 역시 불평형이 된다.
PPT Slide
Lager Image
3상 전압 왜곡 및 불평형 시 시뮬레이션 결과 (보상 기법 미적용 시) Fig. 5 Simulation results under unbalanced and distorted grid voltage without compensation scheme.
PPT Slide
Lager Image
3상 전압 왜곡 및 불평형 시 시뮬레이션 결과 (보상 기법 적용 시) Fig. 6 Simulation results under unbalanced and distorted grid voltage with compensation scheme.
그림 6 은 3상 계통전압이 그림 5 와 같은 상태에서 보상기법을 적용하였을 때, 3상 계통 전압 및 전류 파형, 불평형 및 왜곡 보상전압과 α-β축 기준전압 파형을 보인 것이다. 계통전압의 불평형 및 왜곡에도 불구하고 3상 계통전류는 거의 평형을 이루며 고조파성분도 감소되었음을 알 수 있다. 3상 불평형 전압에 포함된 역상분 전압성분을 상쇄시키기 위한 α-β축 보상전압과 낮은 주파수의 고조파성분을 감 소시키기 위한 α-β축 보상전압과 함께 d-q축 전류제어기에서 출력된 전압에 이 두 보상전압을 더한 α-β축 기준전압파형을 보인 것이다. 고조파 보상전압 vh_c 에 의하여 α-β축 기준전압이 왜곡됨을 알 수 있다.
- 4.2 실험결과
그림 7 을 실험을 수행하기 위한 실험장치의 구성도이며, 전력회로는 3상 계통연계형 인버터, 계통연계형 인버터와 계통전압사이에 계통 인덕터 Lg , 실제 3상 계통전압 대신 3상 전압의 불평형 및 왜곡을 발생시키기 위한 3상 교류 시뮬레이터로 구성된다. 본 실험실에서 제작한 3상 교류전압 시뮬레이터는 3상 PWM인버터, LCL필터 및 전력소비용 저항으로 구성되며, 이 3상 PWM인버터 출력전압 파형을 조정하여 3상 불평형 및 왜곡 전압을 발생시킨다. 제어용으로 150MHz의 클럭주파수를 가지며 부동호 연산이 가능한 32비트 DSP TMS320F28335로 3상 계통전압 및 전류를 검출하고 PLL제어기를 포함한 계통전류제어 및 보상알고리즘을 수행하여 6개의 PWM신호를 발생시킨다.
PPT Slide
Lager Image
하드웨어 구성도 Fig. 7 Hardware configuration
그림 8 은 3상 계통전압이 불평형이면서 전압왜곡 상태에서 보상기법을 사용하지 않을 때, 두개 상의 계통 전압 및 전류 파형과 α-β축 보상전압 및 기준전압 파형을 보인 것이다. 불평형이면서 왜곡된 계통전압에 의해 3상 계통전류 역시 불평형이면서 많이 왜곡됨을 볼 수 있으며, 보상기법을 적용하지 않았으므로 두 보상전압이 0V가 되고, 전류의 불평형때문에 α-β축 기준전압 역시 불평형이 된다.
그림 9 는 보상기법을 적용하였을 경우 두 상의 계통전압과 계통전류 파형 및 α-β축 보상전압 및 기준전압 파형을 보인 것이다. 계통전압의 불평형과 왜곡에도 불구하고 보상전압에 의해 3상 계통전류기 거의 평형이 되면서 전류왜곡도 많이 감소되었다. 그러나 PWM인버터 및 LCL필터로 제작한 3상 교류전압 시뮬레이터와 3상 계통연계 인버터시스템이 서로 영향을 주기 때문에 3상 교류전압 시뮬레이터에서는 정확한 전압의 불평형 및 왜곡전압을 발생시킬 수 없으며 특히 계통연계 인버터시스템에서 계통전류의 불평형 및 왜곡 보상 제어 성능을 저하시키므로, 그림 6의 시뮬레이션결과와 비교하면 계통전류의 왜곡이 더 발생된다. 한편 α-β축 기준전압은 고조파성분을 보상하는 보상전압 때문에 왜곡이 발생되었으며 계통전류가 거의 평형이 됨에 따라 α-β축 기준전압 역시 평형을 유지함을 볼 수 있다.
그림 10 은 3상 계통전압이 평형을 유지하면서 전압왜곡만 발생되었을 때 보상기법을 적용하지 않았을 경우와 적용하였을 경우 각각 두 상 계통전압과 a상 계통전류 파형을 보인 것이다. 그림 10(a)에서 보는 바와 같이 보상기법을 적용하지 않았을 경우 계통전압의 왜곡에 의해 계통전류 역시 왜곡이 발생되며, 그림 10(b)에서 보는 바와 같이 보상기법 을 적용하였을 경우 계통전압의 왜곡에도 불구하고 계통전류가 거의 정현파 파형임을 알 수 있다.
PPT Slide
Lager Image
보상기법 미 적용 시 실험 결과 Fig. 8 Experimental results without compensation scheme.
PPT Slide
Lager Image
보상기법 적용시 실험 결과 Fig. 9 Experimental results with compensation scheme.
PPT Slide
Lager Image
3상 전압 왜곡 시 계통전압 및 전류 실험 결과 Fig. 10 Experimental results of grid voltage and current under distorted grid voltages.
5. 결 론
본 논문은 3상 계통연계 인버터시스템에서 3상 계통전압의 불평형과 왜곡에 의하여 발생되는 계통전류의 불평형을 보상하면서 고조파성분을 감소시키는 기법을 제시하였다. 계통전압의 불평형 상태에서 고조파성분을 고려하여 계통전류의 THD식을 유도하였다. 그리고 전류 THD식을 이용하여 하드웨어 LPF의 차단주파수변화에 대한 계통전류의 낮은 주파수 고주파성분을 최소화 하는 보상전압의 이득 및 위상을 구하였다. 다음은 불평형 계통전압에 포함된 역상분 전압과 동일한 크기 및 위상의 불평형 보상전압을 인버터에 서 출력시킴으로써 계통전압의 역상분전압을 상쇄시켜 계통 전류의 불평형을 개선하였다. 이 불평형 보상전압과 고조파 보상전압을 통합 제어하는 계통전류제어루프를 제시하였다. 32비트 DSP를 사용한 실험결과 및 시뮬레이션 결과를 통하여 본 논문에서 제시한 방법을 적용할 경우 계통전압의 불평형 및 왜곡에도 불구하고 3상 계통전류는 거의 평형을 유지하였으며 계통전류의 왜곡도 많이 감소됨을 확인하였다. 실제 실 계통에 적용 시에는 계통연계 인버터시스템과 실 계통이 서로 영향을 주지 않으므로 계통전류의 왜곡 및 불평형 보상제어 성능이 더 향상될 것이다.
Acknowledgements
이 논문은 현대중공업 지원에 의한 2011년 울산대학교 전기공학부 일류화연구비에 의하여 연구되었음
BIO
Thanh-Vu Tran 1980년 1월 28일생. 2005년 베트남 호치 민대학 전기전자공학과 졸업(학사). 2006 년도 동 대학원 전기전자공학과 졸업(석 사). 2013년 울산대학교 대학원 전기공학 부 졸업(박사), 현재 BK21플러스사업 박 사후과정.
전 태 원 (全 泰 園) 1959년 1월 30일생. 1981년 부산대 전기 공학과 졸업(학사). 1983년 서울대학교 대학원 전기공학과 졸업(석사). 1987년 동 대학원 전기공학과 졸업(박사), 2005 년 버지니아공대 방문교수, 현재 울산대 전기공학부 교수
References
Kroposki B. , Lasseter R. , Ise T. , Morozumi S. , Papathanassiou S. , Hatziargyriou N. 2008 "Making microgrids work." IEEE Power & Energy Mag. 6 (3) 41 - 53
Dannehl J. , Fuchs F. W. , Thogersen P. B. 2010 "PI state space current control of grid-connected PWM converter with LCL filters,." IEEE Trans. Power Electron. 25 (9) 2320 - 2330    DOI : 10.1109/TPEL.2010.2047408
Dannehl J. , Wessels C. , Fuchs F. W. 2009 "Limitations of voltage-oriented PI current control of grid- connected PWM rectifiers with LCL filters," IEEE Trans. Elect. Electron. 56 (2) 380 - 388    DOI : 10.1109/TIE.2008.2008774
Zmood D. N. , Holems D. G. 2003 "Stationary frame current regulation of PWM inverters with zero steady-state error," IEEE Trans. Power Electron. 18 (3) 814 - 822    DOI : 10.1109/TPEL.2003.810852
Shen G. , Zhu X. , Zhang J. , Xu D. 2010 "A new feedback method for PR current control of LCL filter-based grid-connected inverter," IEEE Trans. Elect. Electron. 57 (6) 2033 - 2041    DOI : 10.1109/TIE.2010.2040552
Trinhand Q. N. , Lee H. H. 2011 "Improvement of current performance for grid connected converter under distorted grid condition," Proceeding of RPG 1 - 6
Miret J. , Castilla M. , Matas J. , Guerrero J. M. , Vasquez J. C. 2009 "Selective harmonic-compensation control for single-phase active power filter with high harmonic rejection," IEEE Trans. Ind. Electron. 56 (8) 3117 - 3127    DOI : 10.1109/TIE.2009.2024662
Stankovic A. V. , Lipo T. A. 2001 "A novel control method for input output harmonic elimination of the PWM boost type rectifier under unbalanced operating conditions," IEEE Trans. Power Electron. 16 (5) 603 - 611    DOI : 10.1109/63.949493
Rodriguez P. , Medeiros G. , Luna A. , Cavalcanti M. C. , Teodorescu R. 2010 "Safe current injection strategies for a STATCOM under asymmetrical grid faults," in Proc. IEEE Energy Convers. Congr. Expo. 3929 - 3935
Reyes M. , Rodriguez P. , Vazquez S. , Luna A. , Teodorescu R. , Carrasco J. M. 2012 "Enhanced decoupled double synchronous reference frame current controller for unbalanced grid-voltage conditions," IEEE Trans. Power Electron. 27 (9) 3934 - 3943    DOI : 10.1109/TPEL.2012.2190147
Rolim L.G. B. , da Costa D. R. , Aredes M. 2006 "Analysis and software implementation of a robust synchronization PLL circuit based on the pq theory," IEEE Trans. Ind. Electron. 53 (6) 1919 - 1926    DOI : 10.1109/TIE.2006.885483
Rodriguez P. , Teodorescu R. , Candela I. , Timnus A. V. , Liserre M. , Blaabjerg F. 2006 "New positive-sequence voltage detector for grid synchronization of power converters under fault grid conditions," in Proc. IEEE-PESC 1 - 7